## 19日本国特許庁

①特許出願公開

# 公開特許公報

昭53—63820

6ÿInt. Cl.² G 11 C 8/00 G 06 F 9/00 G 06 F 9/20

50日本分類 97(7) C 0 97(7) F 0

97(7) F 112

庁内整理番号 6453 -- 56 6745-56 6745--56

函公開 昭和53年(1978)6月7日

発明の数 審査請求 未請求

(全 5 頁)

❷論理アドレス・実アドレス変換を用いるデー タ処理方法

識別記号

川崎市中原区上小田中1015番地 富士通株式会社内

20特

願 昭51-138768 昭51(1976)11月18日

顧 ⑫発 明 者 畑中一成

22出

願 人 富士通株式会社 ②出

川崎市中原区上小田中1015番地

⑪代 理 人 弁理士 森田寛

# 眀

論理アドレス・実アドレス変換 を用いるディタ処理方法

### 特許請求の斷囲

(1) 与えられた元論理アドレスにくらべて大き い論理アドレスをもちかつ論理ページ・アドレス と與ページ・アドレスとの対応表にしたがって論 型アドレス・実アドレス変換処理を行ないつつ処 理を実行するデータ処理システムにおいて、上記 元論理フドレスに所定個数の繋ビットを附加した 上記論理アドレスを対応せしめるに当って、該論 理フドレスにもとずいて上記対応表をアクセスす るために用いる対応表アクセス・ビット領域内に 上記附加されるべき客ピットが1個または複数個 位 催するよう対応せしめ、上記論理フドレスで与1991 えられる処理を実行するに当って、上記対応設内 の制限された記憶領域を利用して論理フドレス・ 実 アドレス 変 換 処 理を 行な うように したことを特

徴とする論理アドレス・実アドレス変換を用いる データ処理方法。

- (2) 上記対応 裏の内容を無効化する 処理に当っ て、上記制限された記憶領域に対して無効化処理 を 実行することを特徴とする特許請求の範囲 牙(1) 項記載の論理アドレス・実アドレス変換を用いる データ処理方法。
- (3) 上記元論理アドレスと論理アドレスとの対 応づけは、プログラム処理によって行なわれるこ とを特徴とする特許請求の範囲オ(1)項またはオ(2) 項記載の論理アドレス・実アドレス変換を用いる データ処理方法。
- (4) 上記元論理アドレスで与えられる処理はタ - ゲット・マシンに対応した処理であり、上記デ - タ処理システムはホスト・マシンであって、膨 ホスト・マシンが上記ターゲット・マシンをエミ ュレートして処理を実行することを特徴とする特 許 請求の範囲オ(1)項ないしオ(3)項のいずれか1つ 記載の論理アドレス・実アドレス変換を用いるデ - タ処理方法。

#### 3. 発明の詳細な説明

本発明はそれに限られるものではないが、ターゲット・マンンをホスト・マンンによってエミュレートする如き処理の場合、一般にターゲット・マンンの論理アドレスにくらべてホスト・マンンの論理アドレス即ち元論理アドレスをホスト・マンンの論理アドレスに対応づけるべ

おります。
おります。
おります。
おります。
おります。
おります。
おります。
おります。
おります。
なります。
なります。
なります。
なります。
なります。
なります。
ないでは、
ない

オ1凶は従来のデータ処理方法を説明する説明 凶、オ2凶は本発明のデータ処理方法を説明する 説明凶を示す。

オ1凶において、1は元論埋アドレス、2は論理アドレス、3は論理スージ・アドレスと異ページ・アドレスと異ページ・アドレスと異ページ。

く、上記元論理フドレスの最上位ピットに所定個 数の零を附加するようにされる。

本発明は、上記の如き問題点を生じないようにすることを目的としており、TLB内の制限された記憶領域を利用して変換処理を行なわせておき、無効化処理時には上記制限された記憶領域を無効化すれば足りるようにすることを目的としている。そしてそのため、本発明の論理アドレス・実アドレス変換を用いるデータ処理方法は与えられた元

ジ・アドレスとの対応表(TLB)、4はページ・ナンパ比較部、5は変換された実アドレス、6はTLBアクセス・アドレス、7は附加される等ピット、8はTLBアクセス・ピット領域を表わしている。

例えばビットA0ないしA18で与えられる19ビットの論理アドレスを24ビットで解放される論理アドレスに対応づけて処理を実行する場合、従来オ1回回示の如く、元論理アドレス1の上位に5ビット分の奪即ち「00000」を附加して論理アドレス2を決定し、ホスト・マシンは該論理アドレス2にしたがって処理を実行するようにされる。

ホスト・マンンが上記論理アドレス 2 にしたがって処理を実行する場合、ホスト・マンンは例えば論理アドレスか 5 ないし 7 ピットと オ 9 ピットないしか 1 2 ピットとによって T L B フ クセス・フトレス 6 が形成され、 T L B 3 をアクセスするようにされる。即ち論理アドレス 2 を実フトレス 5 に変換して図示しない記憶装置をアクセスする

特用 图53-63820(3)

に当ってTLB3をアクセスするようにされる。

TLB3内のTLBアクセス・アドレス6で指定される番地内には、論理アドレスオ0ないしか4ピットと対8ピットとに相当するページ・ナンバ(論理ページ・アドレス)が当該ページ・ナンバに対応する実ページ・アドレスと対にされて格納されている。該対を以下においてページ・アドレス対応と呼ぶ。

ホスト・マシンが論理アドレス2に対応する実アドレス5を決定するに当っては、次のように行なわれる。即ち、

- 与えられた論理アドレス2のビットで解成されるTLBアクセス・アドレス6によって、TLB3がアクセスされる。
- これによってTLB3から上述の如くページ・アドレス対応が読出される。
- 3) 続出されたページ・アドレス対応のうちのページ・ナンバはページ・ナンバ比較回路4に導びかれ、上記与えられた論理アドレス2で構成されるページ・ナンバ(オ0ないしオ4ビット

- と 本 8 ピットとで 構成される)と比較される。 そしてもしも不一致であれば、比較部 4 は不一致出力を発し、与えられた論理 アドレス 2 を包含するページ・ナンバに当るページ・アドレス 対応が T L B 3 内に存在していないか、あるいは存在していても当該対応内に用意されている。 パリッド・ビット V がインパリッド状態を指示していることを意味する。
- (1) 該不一致が発せられたときには、周知の如く、 正当なページ・アドレス対応を図示しない主記 憶装置からTLB3内に転送するようにされる。
- 5) 上記比較部 4 が一致出力を発したとき、上記
  2) の処理によって既出されたページ・アドレス
  対応が正当なものであることを意味している。
  このため、該続出されたページ・アドレス対応
  のうちの実ページ・アドレスが実アドレス 5 の
  上位ビットにセットされる。そして実アドレス
  5 の下位ビットに対し、与えられた論理アドレ
  ス 2 内のページ内アドレス(オ 1 3 ビットない
  しオ 2 3 ビット)がセットされる。

6) 上記処理 5)によって得られた実アドレス 5 によって図示しない記憶装置がアクセスされる。

ホスト・マシンが与えられた論理アドレスを実 アドレスに変換するに当って、上記の如き処理が **奥行されるが、特にエミュレート処理を行なう場** 合には高い頻度で該処理の途中にTLB3の内容 を無効化し、以後の処理に当っては主記博装置 (図示せず)から改めてページ・アドレス対応を TLB内に転送することが行なわれる。該無効化 処理に当っては、TLB消去命令時にTLB3内 のすべてのページ・アドレス対応中のバリッド・ ビットVをインバリッドしておき、後刻当眩べっ ジ・アドレス対応がアクセスされるとき比較回路 部4が不一致を発し、新しいページ・アドレス対 応をTLB上にもってくるようにされる。この男 合にも、TLB3内のすべてのページ・アドレス 対応のバリッド・ビットVをインバリッドしてし まうまで、ホスト・マシンは新しい処理を実行す ることはできないために、上配インバリッド処理 を商速で行なうことが望まれる。しかし、上配イ

ンパリッド処理に当って、ホスト・マンンは一般 に、TLB3内の番地を1つ1つアクセスしてゆ きパリッド・ピットVをインパリッドしてゆくよ うにされる。

上記の点を考慮してオ1凶を参照すると、TL Bアクセス・アドレス6は、元論理フドレス1で 見ると元論理アドレス1内のビットA0、A1、 A 2 , A 3 , A 4 , A 5 , A 6 , A 7 に当ってお り、 TLB3内のすべての番地(オ0番地ないし オ127番地)に対応していることが判る。このこ とから、上記TLB3の内容を無効化するに当っ ては、TLB3のすべての番地をアクセスしなけ ればならない。しかし、それにも拘らず、TLB 3 内に格納されるページ・ナンバは論理アドレス 2のオ0ビットないしオ4ビットとオ8ビットに 対応していることから、ページ・ナンバを表わす ピットについてオ8ピットのみが有効内容をもっ ており他はすべて「0」をもっていることが知れ る。即ち換算すると、TLB3内には単に2個分 のページ・アドレス対応が存在しているだけであ

#\70 "753-53820 (4)

るに拘らず、上記インパリッド処理に当ってはT LB3内のオ0番地ないしオ127番地を順にア クセスしなければならない形となっている。

オ2図は上記の不都合を解決する本発明の一実 施例構成を示す。図中の符号1ないし8はオ1図 に対応し、9はTLB3内の制限された記憶領域 を表わしている。

本発明の場合、元論理フトレス1を論理フトレス1を論理フトルがは8内に関すて、附城8内に関サビス・2 図 図 で で し と で で し と で で と な の な い い か り と で と な い い か り と で に お け る で い し し か り と で に な な り と で い し か り と で に な な り と で い し か り と で に な な り と で い し か り に な な か り に な な か り に な な か り に な な か り に な か り に で か り に な な か り に な か り に な か り に な か り に な か り に な か り に な か り に な か り に な か り に で う な に す れ は 簡単に 実 行 で き る ・

このため、TLBアクセス・アドレス6は図示

の如く「000A0、A1、A2、A3」の形をとることになる。即ち、TLB3の記憶領域は以示の場合か0番地ないしか15番地のみであるかの如くみなされることとなる。

ホスト・マシンが上記対応づけられた論理アドレス 2 にもとずいて実アドレス 5 を決定する処理を行なう態様は、 オ1図図示の場合と全く同じと考えてよい。 しかし、上述の如きTLB 3 の内容を無効化する処理に当っては、 TLB 3 のオ 0 街地ないし オ15 番地に対してアクセスを行なえば足りる。

以上説明した如く、本発明によれば上記エミュレーション処理を行なう如き場合。 TLB3のか見掛け上制限された記憶領域のみをしまる。 そのため、TLB3の内容を無効化する処理を行なう場合。 きわめし附単になる。また、元論理フドレス1に対応して、使用されるTLB3の記憶領域9が所定ので範囲でに限られる。このため、複数個の元論理フドレスに対する処理を、TLB3上で互に独立せしめつ

つ並行して実行できる。

なお、上記の説明においてエミュレーション処理を例に挙げて説明したが、本発明はそれに限られるものではない。

#### 4. 図面の簡単な説明

7 1 図は従来のデータ処理方法を説明する説明 図、 7 2 図は本発明のデータ処理方法を説明する 説明図を示す。

図中1は元論理アドレス、2は論理アドレス、3は対応表(TLB)、4はページ・ナンパ比較部、5は実アドレス、6はTLBアクセス・ピット 領域、7は附加される零ピット、8はTLBアクセス・ピット領域、9は制限された記憶領域を表わす。

特許出願人 富士通株式会社 代理人弁理士 森 田 寛



